MPC8569EVJAUNLB Микроконтроллер MCU PowerQUICC III Процессор с 1,333 ГГц 32-битным e500 ядром в 783-контактном пакете FC-PBGA

MPC8569EVJAUNLB предназначен для удовлетворения растущих требований к производительности оборудования для широкополосного доступа, включая базовые станции 3G/WiMAX/LTE, контроллеры радиосетей,шлюзы и оборудование ATM/TDM/IP.

MPC8569EVJAUNLB помогает облегчить как IP, так и многопротокольные решения, объединяя высокопроизводительное ядро процессора e500, построенное на технологии Power Architecture® и масштабируемое до 1,33 ГГц,с гибким двигателем связи и высокоскоростными системными интерфейсами.

• Высокопроизводительное 32-битное ядро e500, масштабируемое до 1,33 ГГц, которое реализует технологию Power Architecture®
  • 2799 MIPS на частоте 1,33 ГГц (оценка Dhrystone 2,1)
  • 36-битная физическая адресация
  • Двухточное встроенное APU с плавающей точкой с использованием 64-битных операндов
  • Встроенные векторальные и скалярные одноточности APU с плавающей запятой с использованием 32- или 64-битных операндов
  • Устройство управления памятью (MMU)
• Интегрированный кэш L1/L2
  • L1 кэш--32-кбайтные данные и 32-кбайтная инструкция
  • L2 кэш--512-Kbyte (8-way set associative)
• высокоскоростные интерфейсы (мультиплексные), поддерживающие:
  • Два интерфейса 1x Serial RapidIO (с единицей сообщения) или один интерфейс 4x
  • ×4/×2/×1 интерфейс PCI Express
  • Два интерфейса SGMII
• Ткань для переключателей сети на чипе
• 133 МГц, 16-битный, 3,3 В В/В, расширенная локальная шина (eLBC) с контроллером памяти
• Улучшенный защищенный цифровой хост-контроллер (eSDHC), используемый для интерфейса карт SD/MMC
• Интегрированный четырехканальный контроллер DMA
• Поддержка двойного I2C и двойного универсального асинхронного приемника/передатчика (DUART)
• Программируемый контроллер прерывания (PIC)
• IEEE Std 1149.1TM JTAG испытательный порт доступа
• 1.0-В и 1,1-В напряжения в ядре с 3,3-V, 2,5-V, 1,8-V, 1,5-V и 1,0-V В/В
• Пакет FC-PBGA с 783 булавками, 29 мм × 29 мм